<tr id="6yo5w"><strong id="6yo5w"></strong></tr>

    1. <track id="6yo5w"><strong id="6yo5w"><xmp id="6yo5w">
    2. <p id="6yo5w"><label id="6yo5w"><xmp id="6yo5w"></xmp></label></p>
    3. 新聞中心
      當前位置:首頁 >> 新聞中心 >> 技術服務技術服務
      原理圖設計中要注意的問題
      日期:【2019-09-28 16:50】 瀏覽次數:【】次

      原理圖設計中要有“拿來主義”,現在的芯片廠家一般都可以提供參考設計的原理圖,所以要盡量的借助這些資源,在充分理解參考設計的基礎上,做一些自己的發揮。當主要的芯片選定以后,關鍵的外圍設計包括了電源,時鐘和芯片間的互連。


      電源是保證硬件系統正常工作的基礎,設計中要詳細的分析:系統能夠提供的電源輸入;單板需要產生的電源輸出;各個電源需要提供的電流大小;電源電路效率;各個電源能夠允許的波動范圍;整個電源系統需要的上電順序等等。


      比如A項目中的網絡處理器需要1.25V作為核心電壓,要求精度在+5%-?-3%之間,電流需要12A左右,根據這些要求,設計中采用5V的電源輸入,利用Linear的開關電源控制器和IR的MOSFET搭建了合適的電源供應電路,精度要求決定了輸出電容的ESR選擇,并且為防止電流過大造成的電壓跌落,加入了遠端反饋的功能。


      時鐘電路的實現要考慮到目標電路的抖動等要求,A項目中用到了GE的PHY器件,剛開始的時候使用一個內部帶鎖相環的零延時時鐘分配芯片提供100MHz時鐘,結果GE鏈路上出現了丟包,后來換成簡單的時鐘Buffer器件就解決了丟包問題,分析起來就是內部的鎖相環引入了抖動。


      芯片之間的互連要保證數據的無誤傳輸,在這方面,高速的差分信號線具有速率高,好布線,信號完整性好等特點,A項目中的多芯片間互連均采用了高速差分信號線,在調試和測試中沒有出現問題。


      上一篇:
      下一篇:
      小受咬床单失禁的gv在线观看
      <tr id="6yo5w"><strong id="6yo5w"></strong></tr>

      1. <track id="6yo5w"><strong id="6yo5w"><xmp id="6yo5w">
      2. <p id="6yo5w"><label id="6yo5w"><xmp id="6yo5w"></xmp></label></p>